xem bong da nhacai

  • Sự đóng góp
  • Thời gian cập nhật 23/10/2021
  • 3 readings
  • Rating 0
  • great
  • Step on

Giới thiệu về xem bong da nhacai

bong da 789

Nghiên cứu về sơ đồ bộ điều khiển Servo dựa trên SoPC

  • Sự đóng gópYao Ze
  • Cập nhật thời gian2015-10-19
  • Đọc540 lần
  • ghi bàn4
  • tuyệt vời11
  • Bước lên0

Dai Junfeng 1, Mu Xin 2

(1. Công ty TNHH Công nghệ Điện Bắc Kinh Shouke Kaiqi, Bắc Kinh 102200; 2. Đại học Công nghệ Bắc Kinh, Bắc Kinh 100124)

Tóm tắt: Các chip điện toán thường được sử dụng trong bộ điều khiển servo truyền thống là chip TI’s 28 series, thuộc dòng chip ASIC. Nhưng với sự xuất hiện của ngày càng nhiều các hệ thống servo chuyên dụng, các tài nguyên ngoại vi cố định này không còn có thể đáp ứng được nhu cầu của các nhà phát triển servo. Do đó, một bộ điều khiển servo dựa trên SoPC được đề xuất. Chip FPGA được sử dụng để tùy chỉnh lõi mềm CPU cần thiết và các thiết bị ngoại vi cần thiết, bộ điều chỉnh vòng lặp hiện tại được triển khai trong phần cứng và các mô-đun ADC và SVPWM có thể được tùy chỉnh. Điều này đáp ứng sự phát triển nhu cầu. Ngoài những ưu điểm của bản thân công nghệ SoPC, nó cũng thực hiện các chức năng và hiệu suất mà kiến ​​trúc điều khiển servo truyền thống không thể đạt được, ví dụ, sử dụng phần cứng để thực hiện lấy mẫu tốc độ phương pháp MT và xử lý lọc trung bình lấy mẫu hiện tại. Nó đã được xác minh rằng thiết kế là khả thi và vượt trội so với kiến ​​trúc bộ điều khiển servo truyền thống về chức năng và hiệu suất.

Mạng Tạp chí Giáo dục http://www.jyqkw.com
Từ khóa: SoPC; FPGA; NIOS Ⅱ; bộ điều khiển servo

Thư viện Trung Quốc Số phân loại: TN701? 34 Mã nhận dạng tài liệu: A Số bài viết: 1004? 373X (2015) 20? 0150? 04

Ngày nhận: 2015? 04? 13

Nghiên cứu sơ đồ của bộ điều khiển servo dựa trên SoPC DAI Junfeng1, MU Xin2

(1. Beijing Shoke Catch Electriccal Technology Co., Ltd., Bắc Kinh 102200, Trung Quốc; 2. Đại học Công nghệ Bắc Kinh, Bắc Kinh 100124, Trung Quốc)

Tóm tắt: Chip hoạt động phổ biến trong bộ điều khiển servo truyền thống là chip dòng TI 28 trong bộ điều khiển servo truyền thống, thuộc về chip ASIC. Các mô-đun ngoại vi thông thường và cố định được nhà sản xuất cung cấp cho người dùng và không thể bổ sung các chức năng của nó, và bị người dùng tùy ý xóa hoặc sửa đổi. Với sự xuất hiện ngày càng nhiều của các hệ thống servo có mục đích đặc biệt, các tài nguyên ngoại vi cố định này không thể đáp ứng các yêu cầu của công ty phát triển servo. Do đó, một bộ điều khiển servo dựa trên SOPC được giới thiệu , trong đó. FPGA được sử dụng để tùy chỉnh lõi mềm CPU và thiết bị ngoại vi cần thiết, bộ điều chỉnh vòng lặp hiện tại đạt được bằng cách chuyển đổi phần cứng và đạt được sự tùy chỉnh của các mô-đun ADC và SVPWM, đáp ứng nhu cầu phát triển. Bộ điều khiển được đề xuất có những ưu điểm của chính SOPC và có thể thực hiện chức năng và hiệu suất mà khung điều khiển servo truyền thống không thể thực hiện được. Kết quả xác minh chứng minh rằng sơ đồ thiết kế là khả thi và tốt hơn so với khuôn khổ của bộ điều khiển servo truyền thống về các khía cạnh của chức năng và hiệu suất.

Từ khóa: SOPC; FPGA; NIOS Ⅱ; bộ điều khiển servo

0 Lời nói đầu

Hiện tại, công nghệ SoPC đã được sử dụng rộng rãi trong nhiều trường hợp và những ưu điểm của nó như chu kỳ phát triển ngắn, thiết kế linh hoạt và hướng đến người dùng trực tiếp là lý do cho sự phát triển nhanh chóng của nó. FPGA là một cách để hiện thực hóa công nghệ SoPC[1]. So với servo truyền thống, bài viết này sử dụng FPGA của Altera và đề xuất một sơ đồ thiết kế và phát triển bộ điều khiển servo dựa trên công nghệ SoPC. Và sử dụng DSP Builder, Eclipse và các công cụ khác để thực hiện xác minh sơ đồ này. Trong quá trình này, một lõi IP có quyền sở hữu trí tuệ độc lập đã được thiết kế và triển khai, bao gồm: lõi IP của thuật toán điều chỉnh PI vòng lặp hiện tại, SVPWM IP lõi, giao diện SPI lấy mẫu lõi IP hiện tại, lõi IP đo tốc độ theo phương pháp MT, v.v., có thể bảo vệ hiệu quả hơn các quyền sở hữu trí tuệ độc lập.

1 thiết kế sơ đồ

Sơ đồ của sơ đồ thiết kế tổng thể được thể hiện trong Hình 1, trong đó ω là lệnh tốc độ. Sau khi được xử lý bởi bộ điều tốc, lệnh hiện tại Iq được tạo ra và gửi đến bộ điều chỉnh hiện tại, sau đó được chuyển đổi bởi Park? 1 và Clarke? 1 để đạt được tổng trực giao 2 3 Kết quả của quá trình chuyển đổi được gửi đến mô-đun SVPWM để tạo ra sóng PWM và do đó điều khiển hành động chuyển đổi của cánh tay cầu IGBT để thực hiện điều khiển dòng điện ba pha của động cơ .

Trong phần phản hồi, lấy mẫu hiện tại được thực hiện bởi mô-đun ADC và được chuyển đổi bởi Clarke và Park. Kết quả được gửi đến mô-đun điều chỉnh vòng lặp hiện tại. Tín hiệu của bộ mã hóa động cơ được nhận bởi mô-đun Bộ giải mã và chuyển đổi thành thông tin vị trí và thông tin tốc độ, và sau đó được gửi đến mô-đun Điều chỉnh và chuyển đổi.Trong toàn bộ liên kết, ngoại trừ phần điều chỉnh tốc độ được thực hiện bằng phần mềm, các phần khác đều được thực hiện trong phần cứng bằng các công cụ như DSP Builder và ngôn ngữ mô tả phần cứng Verilog, có thể tăng tần số vòng lặp hiện tại một cách hiệu quả và giảm gánh nặng CPU.[2].

1.1 Điều chỉnh vòng lặp hiện tại

Ở đây, bộ điều chỉnh PI (tỷ lệ, tích phân) được sử dụng làm bộ điều chỉnh vòng dòng. Điều khiển tỷ lệ là phương pháp điều khiển đơn giản nhất. Đầu ra của bộ điều khiển tỷ lệ với tín hiệu lỗi đầu vào. Khi chỉ có điều khiển tỷ lệ, đầu ra hệ thống ổn định .Lỗi trạng thái. Trong điều khiển tích phân, đầu ra của bộ điều khiển tỷ lệ với tích phân của tín hiệu lỗi đầu vào.Đối với hệ thống điều khiển tự động, nếu có lỗi trạng thái ổn định sau khi vào trạng thái ổn định thì hệ thống điều khiển được coi là hệ thống không tốt.[3]. Để loại bỏ sai số trạng thái ổn định, một "số hạng tích phân" phải được đưa vào trong bộ điều khiển. Nếu hệ thống có lỗi trạng thái ổn định, số hạng tích phân sẽ tăng theo thời gian. Ngay cả khi sai số nhỏ, số hạng tích phân sẽ tăng theo thời gian tăng. Nó đẩy đầu ra của bộ điều khiển tăng lên để tạo ra lỗi trạng thái ổn định. Giảm thêm cho đến khi nó bằng không. Do đó, bộ điều khiển tích phân tỷ lệ (PI) có thể làm cho hệ thống không có lỗi ở trạng thái ổn định sau khi vào trạng thái ổn định. Ở đây chúng tôi sử dụng DSPBuilder như một công cụ để thiết kế và triển khai bộ điều chỉnh PI. Sơ đồ khối của nó được thể hiện trong Hình 2. Đầu vào của nó bao gồm: lệnh cmd, phản hồi fbk, độ lợi tỷ lệ kP, độ lợi tích phân kI và đầu ra là pi_out. Chương trình được xây dựng theo cách này được DSP Builder biên dịch để tạo tệp VHDL, sau đó được tích hợp vào dự án Quartus Ⅱ để thực hiện chức năng điều chỉnh.

1.2 Mô-đun SVPWM

Như trong Hình 3, phương pháp tổng hợp vectơ không gian 5 đoạn bao gồm hàm vùng chết được sử dụng và có tổng cộng 8 trạng thái vectơ an toàn. Trong số đó, hai trạng thái chuyển mạch là U0 (000) và U7 (111) sẽ không hiệu quả trong quá trình truyền động của động cơ Do đó, nó được gọi là vectơ không.6 trạng thái vectơ khác là U1 (001), U3 (011), U2 (010), U6 (110), U4 (100), U5 (101), chia không gian điện áp 360 ° thành quạt 60 ° 6 cung. của khu vực, bằng cách sử dụng 6 vectơ hiệu dụng cơ bản và 2 vectơ 0, bất kỳ vectơ nào trong phạm vi 360 ° đều có thể được tổng hợp[4].

Sơ đồ logic do DSP Builder vẽ được thể hiện trong Hình 4. Trong số đó, có một bộ đếm 24 b và 3 bộ so sánh. Bộ đếm hiện tại và trạng thái so sánh được sử dụng làm đầu vào và được gửi đến máy trạng thái để thu được ba logic PH1, PH2 và PH3. Sau khi xử lý vùng chết, các dạng sóng tín hiệu PWM sáu kênh SV1, SV1 *, SV2, SV2 *, SV3, SV3 * được tách ra. Đặc điểm của thiết kế này là có thể sửa đổi, điều chỉnh chu kỳ PWM thông qua thanh ghi T3CMP tùy theo nhu cầu sử dụng, nếu cần thay đổi từ PWM 5 đoạn sang PWM 7 đoạn, hoặc từ căn giữa sang cạnh -đánh dấu, nó là tương đối dễ dàng để làm của.

1.3 Lấy mẫu hiện tại

Bởi vì không có mạch tương tự trong Altera FPGA đã chọn, không thể thực hiện trực tiếp lấy mẫu dòng điện, vì vậy cần có mạch lấy mẫu dòng điện bên ngoài; chip lấy mẫu AD7478 và AD7476 của công ty AD được chọn và giao diện SPI được sử dụng để nhận ra kết quả đọc của dữ liệu lấy mẫu hiện tại. Đồng hồ truyền SPI cao nhất là 20 MHz được chọn và tần số lấy mẫu là 1 MHz. Ngoài ra, người ta đã xác định được chu kỳ điều chỉnh của vòng lặp hiện tại là 10 kHz. Do đó, để đọc dòng pha vào bộ điều chỉnh hiệu quả và trung thực hơn, 100 lần lấy mẫu không bị gián đoạn có thể được thực hiện trong một chu kỳ điều chỉnh vòng lặp hiện tại, sau đó chúng có thể được tích lũy và tính trung bình, có thể giảm thiểu sự biến dạng của giá trị lấy mẫu hiện tại do khác nhau các mốc thời gian lấy mẫu.

Giải pháp này cần hoàn thành một lượng lớn công việc (100 phép toán cộng và 1 phép toán chia) trong thời gian tương đối ngắn (0,1 mili giây). Nếu là kiến ​​trúc bộ điều khiển servo truyền thống (chẳng hạn như F2812), nó sẽ được hoàn thành bằng các thao tác phần mềm. Nó sẽ tiêu tốn rất nhiều tài nguyên tính toán của CPU và khiến nó không thể hoàn thành công việc điều chỉnh vòng lặp hiện tại một cách hiệu quả. Bộ điều khiển servo dựa trên SoPC sử dụng logic FPGA để thực hiện trực tiếp chức năng này bằng phần cứng, không chiếm tài nguyên CPU và hoàn thành công việc này một cách đáng tin cậy và hiệu quả.

1.4 Xử lý thông tin bộ mã hóa

Xử lý thông tin bộ mã hóa bao gồm hai phần: một là thu thập thông tin vị trí, hai là thu thập thông tin tốc độ. Ở đây, một bộ mã hóa gia tăng được chọn, bộ mã hóa này xuất ra ba bộ tín hiệu sóng vuông vi sai A, B và Z. Khi xoay theo chiều kim đồng hồ, A dẫn B 90 ° và khi xoay ngược chiều kim đồng hồ, B dẫn A 90 ° và bộ mã hóa được cố định cứ 1 vòng quay .Vị trí tạo ra một tín hiệu sóng vuông Z. Ngôn ngữ mô tả phần cứng Verilog được sử dụng để lập trình nhận ra công việc đếm sau 4 lần tần số của tín hiệu A và B, và hướng quay thu được theo mối quan hệ tăng trước lẫn nhau của A và B, do đó thực hiện việc thu thập thông tin vị trí . Đồng thời viết chương trình Verilog để nhận ra tốc độ thu được của phương pháp M và phương pháp T. Phương pháp M là phương pháp đếm. Các tín hiệu sau tần số gấp bốn lần của A và B được đếm trong một khoảng thời gian cố định (1 ms). Tính giá trị tốc độ theo chu kỳ. Phương pháp T là thực hiện công việc định thời trên chu kỳ của tín hiệu A hoặc B, sau đó tính tốc độ từ giá trị chu kỳ của xung đơn vị.Hai phương pháp đều có những ưu và nhược điểm riêng: khi tốc độ động cơ cao thì độ chính xác của tốc độ thu tương đối cao khi tốc độ động cơ thấp và độ chính xác của tốc độ thu tương đối thấp khi tốc độ động cơ thấp; còn phương pháp T thì ngược lại, khi tốc độ động cơ cao Khi tốc độ thu tương đối thấp, khi tốc độ động cơ thấp, độ chính xác của tốc độ thu tương đối cao.[5].

Do đó, hai phương pháp này có thể kết hợp với nhau, tức là phương pháp MT. Khi tốc độ tương đối cao, giá trị tốc độ thu được bằng phương pháp M được sử dụng; khi tốc độ tương đối thấp, giá trị tốc độ thu được bằng phương pháp T được sử dụng. Việc xác định điểm chuyển mạch có thể được tính toán dựa trên các thông tin như đồng hồ lấy mẫu và chu kỳ đếm. Hình 5 là đường cong độ chính xác được tính toán của tốc độ lấy mẫu theo phương pháp M và phương pháp T khi tốc độ của phương pháp M và phương pháp T thay đổi theo tốc độ khi số xung trên mỗi vòng quay là 12 000 p / r, việc lấy mẫu xung nhịp là 20 ns và khoảng thời gian đếm là 1 ms. Giao điểm là 1 118 vòng / phút, được đặt ở đây làm điểm chuyển mạch của phương pháp MT. Có thể thấy rằng sau khi sử dụng lấy mẫu tốc độ theo phương pháp MT, sai số tối đa xuất hiện tại điểm chuyển mạch và nhỏ hơn 0,5%.

1.5 Lõi mềm CPU tùy chỉnh

Sử dụng NIOS Ⅱ của Altera làm CPU, NIOS Ⅱ là bộ xử lý nhúng RISC 32 bit có thể định cấu hình cho người dùng, là lõi của SoPC. Bộ xử lý được triển khai dưới dạng lõi mềm, có mức độ linh hoạt cao và khả năng cấu hình.[6]. Ngoài ra, nó hỗ trợ việc sử dụng các hướng dẫn chuyên dụng, là các mô-đun phần cứng do người dùng thêm vào và nó bổ sung một đơn vị logic số học (ALU).Người dùng có thể tạo tối đa 256 hướng dẫn dành riêng cho mỗi bộ xử lý NIOS Ⅱ được sử dụng trong hệ thống[7], Cho phép các nhà thiết kế tinh chỉnh phần cứng hệ thống để đáp ứng các mục tiêu về hiệu suất. Logic lệnh chuyên dụng giống như lệnh riêng của NIOS Ⅱ, có thể lấy giá trị từ tối đa 2 thanh ghi nguồn và có thể chọn ghi kết quả trở lại thanh ghi đích. Đồng thời, dòng NIOS Ⅱ hỗ trợ hơn 60 tùy chọn ngoại vi. Các nhà phát triển có thể chọn thiết bị ngoại vi thích hợp và có được sự kết hợp thích hợp nhất giữa bộ xử lý, thiết bị ngoại vi và giao diện mà không phải trả tiền cho các chức năng silicon không được sử dụng.Do đó, nhà thiết kế có thể thay đổi CPU theo những thay đổi trong yêu cầu hệ thống và chọn giải pháp tốt nhất đáp ứng hiệu suất và chi phí mà không ảnh hưởng đến việc đầu tư phần mềm hiện có[8].

Lõi mềm NIOS Ⅱ tùy chỉnh cần bao gồm các thành phần: SDRAMController, Timer, JTAG_UART, System ID, Parallel I / O, v.v.Ngoài ra, cần thêm hệ số phần cứng giá trị dấu phẩy động và bộ chia phần cứng giá trị dấu phẩy động vào các lệnh tùy chỉnh, do đó đảm bảo rằng các hoạt động dấu phẩy động trong phần mềm có thể được hoàn thành trong ít chu kỳ lệnh hơn, nâng cao hiệu quả của đơn vị số học và giảm gánh nặng cho CPU[9].

2 Quy trình xác minh

Sau quá trình làm việc chăm chỉ, nguyên mẫu đầu tiên đã được sản xuất theo kế hoạch này và băng thông vòng lặp hiện tại, độ chính xác hiện tại, độ chính xác tốc độ và các chỉ số khác đã đạt yêu cầu. Và trên cơ sở này, tài nguyên logic FPGA và tài nguyên chân vẫn có một không gian dự phòng lớn, đủ để thực hiện nhiều chức năng hơn như bus trường và giao diện bộ mã hóa tuyệt đối. Động cơ thử nghiệm được chọn là động cơ đồng bộ nam châm vĩnh cửu với kiểu 140NYS? L của Cage. Các thông số chính của nó là tốc độ danh định 3 000 r / p, công suất danh định 4 kW và dòng điện danh định 8 A. Chủ yếu thực hiện hai bài kiểm tra là chạy thử và thử tải, kết quả thử nghiệm như sau.

2.1 Thử nghiệm rôto có khóa

Dưới đây là danh sách các thử nghiệm rôto bị khóa khi lệnh hiện tại là 3 A và 8 A. Phản hồi dòng trực tiếp trục Iq_fbk được thể hiện trong Hình 6. Trục hoành là thời gian và đơn vị là 0,1 ms; trục tung là dòng điện và đơn vị là 0,01 A. Có thể điều chỉnh biên độ quá độ và thời gian dao động bằng cách điều chỉnh độ lợi tỷ lệ và độ lợi tích phân trong mô-đun. Có thể thấy từ hình vẽ rằng dòng điện có thể nhanh chóng đi vào trạng thái ổn định trong điều kiện rôto bị khóa và không có lỗi ở trạng thái ổn định và độ chính xác hiện tại được kiểm soát trong phạm vi 5%, đáp ứng các yêu cầu của bộ điều khiển servo .

2.2 Kiểm tra tải

Hình 7 (a) là đường cong được vẽ bởi giá trị Va đầu ra bởi bộ điều chỉnh trong quá trình tăng tốc động cơ và Hình 7 (b) là đường cong của dòng điện ba pha Ia, Ib và Ic được thu thập trong một tốc độ không đổi với trọng tải. Sau khi so sánh với đường cong thu được bởi hệ thống servo truyền thống trong cùng điều kiện thử nghiệm, độ mịn và độ thực đã được cải thiện rất nhiều.

3. Kết luận

Kết luận rằng thiết kế bộ điều khiển servo dựa trên SoPC được đề xuất trong bài viết này là khả thi và có tính linh hoạt và khả năng thích ứng tốt hơn các giải pháp ASIC truyền thống và đã vượt qua nhiều chức năng và hiệu suất, chẳng hạn như lấy mẫu hiện tại, độ chính xác, hiệu quả điều chỉnh vòng lặp hiện tại, v.v. . Mặt khác, các mô-đun chức năng cốt lõi như SVPWM và bộ điều chỉnh PI được phát triển độc lập trong quá trình nghiên cứu và phát triển được bảo toàn hiệu quả dưới dạng lõi IP, do đó quyền sở hữu trí tuệ độc lập có thể được bảo vệ hiệu quả hơn, do đó giải pháp này có ứng dụng tốt hơn tương lai.

Mạng Tạp chí Giáo dục http://www.jyqkw.com
người giới thiệu

[1] Zhao Ximei, Guo Qingding. Tình trạng phát triển và các điểm nóng nghiên cứu của hệ thống điều khiển servo AC[J].Servo control, 2010 (1): 15-16.

[2] Altera. Hướng dẫn sử dụng bộ khối tiêu chuẩn của trình tạo DSP, phần I [R]. San Jose Hoa Kỳ: 2011.

[3] Yu Jishuai. Thiết kế tối ưu hóa vòng lặp dòng điện cho hệ thống servo tuyến tính nam châm vĩnh cửu[D].Shenyang: Đại học Công nghệ Thẩm Dương, 2013.

[4] Fan Xinming. Mô phỏng SVPWM dựa trên SIMULINK[J]Tự động hóa điện truyền thống, 2009 (3): 19-21.

[5] Shu Zhibing. Hệ thống điều khiển chuyển động AC Servo[M]Bắc Kinh: Nhà xuất bản Giáo dục Đại học, 2006.

[6] Li Lanying. Nguyên tắc thiết kế và ứng dụng của SoPC lõi mềm nhúng NIOS Ⅱ[M]Bắc Kinh: Nhà xuất bản Đại học Hàng không và Du hành vũ trụ Bắc Kinh, 2006.

[7] Sổ tay Altera. Quartus Ⅱ phiên bản 11.1 tập 4: Trình tạo SoPC [R]. San JosE Hoa Kỳ, 2011.

[8] Cai Weigang. Phân tích kiến ​​trúc phần mềm NIOS Ⅱ[M].Xi'an: Nhà xuất bản Đại học Xidian, 2007.

[9] Zhu Weiwei, Peng Jianchao, Dai Junfeng. Nghiên cứu và thiết kế sơ đồ giao tiếp bộ xử lý kép[J]Công nghệ và Phát triển Máy tính, 2013 (9): 234? 237.

Đôi nét về tác giả: Dai Junfeng (1979—), nam, đến từ Linzhang, Hà Bắc, kỹ sư, thạc sĩ. Hướng nghiên cứu là điều khiển chuyển động.

Mu Xin (1955—), nam, đến từ Bắc Kinh, kỹ sư cao cấp, thạc sĩ. Hướng nghiên cứu là điện tử công suất.

Trước: Nghiên cứu về Hệ thống SCADA của Thiết bị Trung tâm Logistics
Kế tiếp: Nghiên cứu và phát triển pin mặt trời pha tạp chọn lọc

Chúc các bạn đọc tin xem bong da nhacai vui vẻ!